今天SoC的發(fā)展至少遇到了以下四大難以逾越的挑戰(zhàn)：第一，IP的種類(lèi)和復(fù)雜度越來(lái)越大以及通用接口的缺乏均使得IP的集成變得越來(lái)越困難；第二，當(dāng)今的高集成度SoC設(shè)計(jì)要求采用更先進(jìn)的90nm以下工藝技術(shù)，而它將使得功率收斂和時(shí)序收斂的問(wèn)題變得更加突出，這將不可避免地導(dǎo)致更長(zhǎng)的設(shè)計(jì)驗(yàn)證時(shí)間；第三，很難在SoC上實(shí)現(xiàn)模擬、混合信號(hào)和數(shù)字電路的集成；第四，先進(jìn)SoC開(kāi)發(fā)的NRE成本動(dòng)輒數(shù)千萬(wàn)美元，而且開(kāi)發(fā)周期很長(zhǎng)。

為了應(yīng)對(duì)以上挑戰(zhàn)，業(yè)界引入了SiP的概念，即把多個(gè)不同的元件集成在一個(gè)基底(substrate)上，而不是一個(gè)裸片(die)上。SiP不僅開(kāi)發(fā)周期短，而且NRE成本低，SiP現(xiàn)被廣泛應(yīng)用于無(wú)線、網(wǎng)絡(luò)和消費(fèi)電子應(yīng)用，諸如手機(jī)、藍(lán)牙模塊、WLAN模塊和網(wǎng)絡(luò)包交換。Semico市場(chǎng)研究公司的報(bào)告也顯示，到2007年SiP合同制造商的收入將達(dá)到747.9百萬(wàn)美元。SiP很可能會(huì)變成一個(gè)主流的技術(shù)趨勢(shì)。為了滿足這一日益增長(zhǎng)的設(shè)計(jì)需求，Cadence設(shè)計(jì)系統(tǒng)有限公司最近推出了業(yè)界第一套完整的能夠推動(dòng)SiP IC設(shè)計(jì)主流化的EDA產(chǎn)品，它們提供了將許多IC設(shè)計(jì)和封裝技術(shù)整合在一起的能力，從而使得更多的IC設(shè)計(jì)工程師可以開(kāi)發(fā)出成本、尺寸和性能都更為優(yōu)化的高集成度產(chǎn)品。

Cadence解決方案通過(guò)提供一套全自動(dòng)的、整合的、可靠的和可重復(fù)的設(shè)計(jì)流程，解決了目前SiP設(shè)計(jì)中依賴(lài)專(zhuān)家工程技能的方法所固有的局限性，從而可滿足市場(chǎng)對(duì)無(wú)線和消費(fèi)電子產(chǎn)品不斷增長(zhǎng)的需求。這些新產(chǎn)品包括了RF SiP Methodology Kit，它由兩款新的RF SiP產(chǎn)品(SiP RF Architect和SiP RF Layout)和三款新的數(shù)字SiP產(chǎn)品(SiP Digital Architect、SiP Digital SI和SiP Digital Layout)構(gòu)成。RF SiP Methodology Kit提供了一個(gè)基于仿真的IC/封裝協(xié)同流程，它解決了一些關(guān)鍵的SiP設(shè)計(jì)挑戰(zhàn)，如缺少整合的工具和方法來(lái)實(shí)現(xiàn)系統(tǒng)、IC、封裝和電路板設(shè)計(jì)的整合，以及無(wú)法仿真、驗(yàn)證和分析完整的SiP設(shè)計(jì)。

Cadence最近推出的SiP設(shè)計(jì)套件提供了將許多IC設(shè)計(jì)和封裝技術(shù)整合在一起的能力。

作者：Jake Chen； 執(zhí)行主編； 《電子系統(tǒng)設(shè)計(jì)》

RF SiP Methodology Kit目前支持大多數(shù)主要晶圓代工廠的大多數(shù)主流工藝技術(shù)，支持從原理圖到GDSII的完整流程(包括用于全系統(tǒng)仿真的參數(shù)背注)，支持SystemC和SystemVerilog，也可以利用Mathworks Mathlab的系統(tǒng)級(jí)鏈接接口進(jìn)行ESL驗(yàn)證。

RF SiP Methodology Kit提供了一種快速集成多個(gè)裸片的設(shè)計(jì)方法，從而提供了一種完整SoC實(shí)現(xiàn)的替代方法。Cadence RF Design Methodology Kit解決了將功放、PLL、VCO和濾波器放到單個(gè)SoC上的集成挑戰(zhàn)。

Cadence SiP解決方案可以與Cadence 主要的設(shè)計(jì)平臺(tái)無(wú)縫整合，如可以與Encounter整合實(shí)現(xiàn)裸片抽象級(jí)協(xié)同設(shè)計(jì)，與Virtuoso整合實(shí)現(xiàn)RF模塊設(shè)計(jì)，與Allegro整合實(shí)現(xiàn)封裝與電路板的協(xié)同設(shè)計(jì)以提供尺寸、成本和性能都更為優(yōu)化的終端產(chǎn)品。下一步Cadence將開(kāi)發(fā)可把整個(gè)無(wú)線系統(tǒng)集成在一個(gè)SiP或SoC上的套件產(chǎn)品。

RF SiP Kit包括新的Cadence SiP RF產(chǎn)品和設(shè)計(jì)方法，它們可自動(dòng)化和加速用于無(wú)線通信應(yīng)用的RF SiP產(chǎn)品的整個(gè)設(shè)計(jì)流程。它也提供了基于802.11 b/g無(wú)線局域網(wǎng)設(shè)計(jì)的經(jīng)過(guò)客戶(hù)驗(yàn)證的SiP實(shí)現(xiàn)方法，這使得客戶(hù)能夠以很低的風(fēng)險(xiǎn)快速和順利地采用SiP設(shè)計(jì)技術(shù)。這個(gè)套件與Cadence之前發(fā)布的Cadence RF Design Methodology Kit一起拓展了Cadence在無(wú)線RF設(shè)計(jì)領(lǐng)域的產(chǎn)品線。目前Freescale和Jazz半導(dǎo)體公司已經(jīng)在采用該套件開(kāi)發(fā)RF產(chǎn)品。