標題：基于EP9312的銀稅類嵌入式系統硬件設計方案
嵌入式系統結合
(1)通常執行特定功能；
(2)以微電腦與外圍構成核心；
(3)嚴格的時序與穩定性要求；
(4)全自動操作循環。
嵌入式系統具有目的性或針對性，其開發是圍繞著產品和產品的特定功能來進行的。它必須最大限度地在硬件和軟件上“量身定做”以提高效率。本文設計的嵌入式系統主要用于金融和稅務類產品。
2 總體設計
2.1 CPU的選擇
本文采用的是Cirrus Logic公司的嵌入式處理器EP9312。
EP9312是一款ARM9系列的處理器，ARM9系列是高性能和低功耗特性方面最佳的硬宏單元。它具有五級流水線，并提供1.1 MI/s/MHz的哈佛結構。而其前代產品ARM7系列處理器則具有嵌入式ICE-RT邏輯，功耗非常低，并提供0.9MI/s/MHz的三級流水線和馮·諾依曼結構。因為本系統主要用于開發先進的計算機終端、機頂盒、高端打印機等產品，所以需要較快的運算速度，而ARM7主要用于對價位和功耗敏感的消費類產品，并且其運算速度相對較慢，所以本設計系統選擇ARM9系列。在ARM9系列CPU中還有EP9307和EP9315。EP9307與EP9312的功能構造基本相同，只少了1個IDE接口，但多了圖形加速的功能。由于金融稅務類產品大多需要較多的GPIO，而與EP9307相比，EP9312可以很容易地設計出較多的GPIO。EP9315在EP9312擁有的功能上再增加了PCMCIA接口和圖形加速功能，但這并不是金融稅務類產品所必需的功能。綜合考慮之后，本系統選擇了EP9312。
2.2 技術指標
經過系統調研并基于產品成本考慮，嵌入式系統的技術指標如下所述：
- Cirrus Logic公司的EP9312作為主處理器；
- 32MB Flash使用NOR Flash；
- 64 MB SDRAM；
- 顯示格式：西文：24x12點陣，中文：24x24點陣，26行，80列�；蛘呶魑模�16x8點陣，中文：16x16點陣，26行，80列；
- 800x600x16bpp、1024x768x16bpp多種TFT顯示模式，支持單掃描或雙掃描；
- 1個并口；
- 5個串口；
- 2個PS/2端口；
- 1個1/10/100 Mb/s的以太網接口。支持TCP/IP協議；
- 1個USB Host和1個USB Slave接口。
2.3 系統組成
EP9312已經集成了嵌入式系統所需的許多功能，為了使本設計滿足金融稅務類產品的要求，還增加了如下硬件：SuperI/0器件(包含2個UART、1個并口、2個PS/2接口控制器)、網絡PHY接口器件、接口電平
3 模塊功能描述
3.1 CPU
EP9312的內核是ARM920T，其主頻為200MHz，100 MHz內部總線。有16 KB的指令Cache和16 KB的數據Cache，內部集成了很多功能模塊，其中主要包括：LCD控制器、3個USB Host控制器、3個串口控制器、Ethernet MAC、EIDE、AC’97接口等。EP9312內含MMU，支持TCP/IP協議，也為開發各種字符圖形功能提供了快捷的方法。本設計充分利用了這些內部集成的功能，減少了外圍元件。
3.2 RESET模塊
系統的RESET模塊為系統提供啟動及復位信號，是系統運行的開端。
本系統采用MAX708CSA作為復位器件，設計成用戶重啟的按鈕控制。發出RESET信號送給CPU的RSTOn引腳、Flash模塊、JATG模塊等。另采用一片MAX708CSA作為系統上電的按鈕控制。發出POR信號送給CPU的PRSTn引腳，如圖2所示。
3.3 系統時鐘模塊
系統時鐘模塊的作用是產生20個獨立的時鐘頻率來滿足EP9312不同獨立邏輯部分的要求，所有這些時鐘頻率都來源于外部的一個低頻晶體振蕩器。這樣處理器速率、總線速率、視頻速率就可以不同而且互不影響。
EP9312提供兩個接口接外部晶體振蕩器，其頻率分別為32 kHz(實時時鐘)和14.7456 MHz。
為了獲得足夠高的時鐘頻率，EP9312同時提供兩個PLL，將32 kHz和14.7456MHz頻率提升到足夠高(14.7456 MHz，最大頻率可為400 MHz)。 <!-- 2008-3-1 12:52:37-->