時序及噪音分析培訓班 |
入學要求 |
學員學習本課程應具備下列基礎(chǔ)知識:
◆ 電路系統(tǒng)的基本概念。 |
班級規(guī)模及環(huán)境--熱線:4008699035 手機:15921673576/13918613812( 微信同號) |
為了保證培訓效果,增加互動環(huán)節(jié),我們堅持小班授課,每期報名人數(shù)限3到5人,多余人員安排到下一期進行。 |
上課時間和地點 |
上課地點:【上海】:同濟大學(滬西)/新城金郡商務樓(11號線白銀路站) 【深圳分部】:電影大廈(地鐵一號線大劇院站)/深圳大學成教院 【北京分部】:北京中山/福鑫大樓 【南京分部】:金港大廈(和燕路) 【武漢分部】:佳源大廈(高新二路) 【成都分部】:領(lǐng)館區(qū)1號(中和大道) 【沈陽分部】:沈陽理工大學/六宅臻品 【鄭州分部】:鄭州大學/錦華大廈 【石家莊分部】:河北科技大學/瑞景大廈 【廣州分部】:廣糧大廈 【西安分部】:協(xié)同大廈
近開課時間(周末班/連續(xù)班/晚班): 時序及噪音分析培訓班:2025年4月21日--即將開課--............................ |
實驗設(shè)備 |
☆資深工程師授課
◆外地學員:代理安排食宿(需提前預定)
☆注重質(zhì)量
☆邊講邊練
☆合格學員免費推薦工作
專注高端培訓17年,曙海提供的課程得到本行業(yè)的廣泛認可,學員的能力
得到大家的認同,受到用人單位的廣泛贊譽。
★實驗設(shè)備請點擊這兒查看★ |
曙 海 新 優(yōu) 惠 |
◆在讀學生憑學生證,可優(yōu)惠500元。 |
.質(zhì).量.保.障. |
1、培訓過程中,如有部分內(nèi)容理解不透或消化不好,可免費在以后培訓班中重聽;
2、培訓結(jié)束后免費提供半年的技術(shù)支持,充分保證培訓后出效果;
3、培訓合格學員可享受免費推薦就業(yè)機會。 。專注高端培訓17年,曙海提供的課程得到本行業(yè)的廣泛認可,學員的能力得到大家的認同,受到用人單位的廣泛贊譽。 |
時序及噪音分析培訓班 |
1. MOS models
1.1 MOS basics
1.2 MOS I-V characteristics
1.3 Interconnect models
1.4 Scaling trends
2. Delay computation
2.1 Cell libraries
2.2 Effective capacitance
2.3 Interconnect delay
2.4 Cell model limitations
3. Static timing analysis
3.1 Topological analysis
3.2 Path enumeration
3.3 BFS vs DFS
3.4 Timing exception
3.5 Clock skew
3.6 Logic analysis
3.7 False path
4. Crosstalk timing analysis
4.1 Spice based models
4.2 Current based models
4.3 Noisy delay computation
4.4 Waveform effects
4.5 Timing window
4.6 Aggressor alignment
4.7 False coupling
5. Process variation
5.1 Process models
5.2 Chip-to-chip variation
5.3 Within chip variation
5.4 Process corners
6. Statistical timing analysis
6.1 Statistical timing analysis vs. static timing analysis
6.2 Method and implementation
6.3 Pron. & Cron.
7. Noise models
7.1 Coupling noise
7.2 Charge sharing
7.3 Leakage
7.4 Power supply noise
8. Static noise analysis
8.1 Noise computation
8.2 Noise immunity
8.3 Noise propagation
8.4 Multiple input noise
8.5 Simultaneous input/output noise
8.6 Noise window
8.7 Probabilistic analysis
9. Silicon timing/noise issues
9.1 Chip failure examples
9.2 Work-out methods to fix problems
10. 10. Signoff methodologies
10.1 Timing/noise signoff flow
10.2 Hierarchical analysis
10.3 Block timing models
10.4 Block noise models
10.5 Tool integration |