TMS320C6414 + XC2VP7

多功能板

【實(shí)物圖片】


 
【主要特色】

l        采用TI公司C6x系列DSP中的TMS320C6414芯片，時(shí)鐘頻率為600M Hz（可升級(jí)為1GHz）;

l        C6414片內(nèi)自帶提供8M bit程序和數(shù)據(jù)存儲(chǔ)器，大部分的應(yīng)用只需使用高速的片內(nèi)存儲(chǔ)器就可完成;

l        C6414的EMIFA口全部數(shù)據(jù)、4根地址線、3個(gè)片選及讀寫信號(hào)引入了FPGA

l        C6414外部擴(kuò)展128M bit SDRAM;

l        C6414外部擴(kuò)展8M bit Flash Rom, 能將程序固化到Flash，并從Flash上電引導(dǎo);

l        C6414提供2路McBSP串口;

l        采用Xilinx公司Virtex2 Pro系列FPGA中100萬門的XC2VP7 –FG456芯片，片內(nèi)資源非常豐富，Select Ram容量達(dá)576K bit，并且可配置成雙口RAM或FIFO，無需外部緩沖就可以實(shí)現(xiàn)高速數(shù)據(jù)采集;

l        FPGA內(nèi)集成了強(qiáng)大的PowerPC CPU硬核，時(shí)鐘頻率300MHz;

l        FPGA可嵌入Xilinx公司MicroBlaze CPU軟核及UART，I2C，SDRAM控制器等多種IP核，實(shí)現(xiàn)系統(tǒng)芯片（SOC）;

l        FPGA擴(kuò)展128M bit SDRAM;

l        FPGA提供64個(gè)通用IO，其中32個(gè)IO可配置成16路LVDS差分;

l        LVDS差分傳輸速度可達(dá)800M bit/s，采用串行LVDS差分傳輸可大大減少并行傳輸所需的引線數(shù)目，降低噪聲帶來的誤碼;

l        FPGA擴(kuò)展了一個(gè)RS232串口，一個(gè)4位的撥碼開關(guān)，兩個(gè)按鈕和一個(gè)7段數(shù)碼管;

l        采用了CYPRESS公司的128腳的CY7C68013 -128 USB2.0芯片;

l        68013芯片的數(shù)據(jù)、地址線全部引入FPGA，可以將FPGA片內(nèi)的存儲(chǔ)器映射為68013存儲(chǔ)器，為固件提供更大的程序、數(shù)據(jù)空間;

l        68013芯片的Slave FIFO(GPIF)接口引入了FPGA;

l        68013芯片擴(kuò)展了一個(gè)RS232串口，可對(duì)68013固件進(jìn)行單步、斷點(diǎn)調(diào)試

l        DSP和PC機(jī)間通過USB接口高速通信，高速率可達(dá)32M 字節(jié)/秒;

【演示例子】

1.     DSP和PC機(jī)間高速通信

USB通過Slave FIFO接口向DSP發(fā)送一個(gè)命令包，該命令包寫入FPGA內(nèi)的輸出FIFO，同時(shí)68013觸發(fā)一個(gè)DSP中斷；DSP響應(yīng)中斷，以DMA方式從FIFO讀取命令包，執(zhí)行相應(yīng)的命令，以DMA方式將數(shù)據(jù)寫入FPGA內(nèi)的輸入FIFO；FPGA內(nèi)的控制邏輯將數(shù)據(jù)從輸入FIFO讀出并寫入68013芯片的內(nèi)部FIFO。

2.     FPGA內(nèi)PowerPC硬核工作演示

利用XILINX公司的嵌入式系統(tǒng)開發(fā)工具EDK7.1，在FPGA內(nèi)集成了CPU硬核PowerPC、SDRAM控制器、UART串口、定時(shí)器、數(shù)碼管控制等IP核，可以通過串口和PC機(jī)通信，讀寫FPGA擴(kuò)展的SDRAM，控制數(shù)碼管顯示等。

3.     LVDS串行傳輸演示

LVDS串行傳輸通過并串轉(zhuǎn)換將并行數(shù)據(jù)串行化并通過LVDS差分方式高速傳輸，不僅大大減少了傳輸線數(shù)目而且提高了可靠性。舉例說明：假設(shè)要傳輸?shù)臄?shù)據(jù)寬度是16位，時(shí)鐘頻率為10MHz，傳統(tǒng)的并行傳輸方式需要 16位數(shù)據(jù)線 + 1位時(shí)鐘 + 1位同步，共18對(duì)線；而串行傳輸方式通過提高傳輸頻率和時(shí)鐘上下沿同時(shí)傳輸?shù)姆绞剑恍?/SPAN>1位數(shù)據(jù)線和1位時(shí)鐘線，共2對(duì)線，時(shí)鐘頻率為80MHz。

本演示需要兩臺(tái)PC機(jī)和兩塊開發(fā)板。PC機(jī)1通過USB接口將圖像數(shù)據(jù)發(fā)送到開發(fā)板1；開發(fā)板1完成并串轉(zhuǎn)換將數(shù)據(jù)以LVDS串行差分方式發(fā)送到開發(fā)板2；開發(fā)板2進(jìn)行串并轉(zhuǎn)換通過USB接口把數(shù)據(jù)發(fā)送到PC機(jī)2；PC機(jī)2顯示接收到的圖像數(shù)據(jù)。

4.     68013串口通信和斷點(diǎn)、單步調(diào)試

通過68013的串口和PC機(jī)通信；下載監(jiān)控程序?qū)崿F(xiàn)對(duì)68013程序的斷點(diǎn)、單步調(diào)試。

5.     DSP程序固化

將DSP程序固化的Flash Rom中，實(shí)現(xiàn)上電引導(dǎo)。整個(gè)固化過程簡(jiǎn)單、快捷，不需要對(duì)源程序進(jìn)行任何修改。
 

【提供資料】

1.     演示程序源代碼

2.     電路板原理圖（pdf格式）

3.     Xilinx FPGA開發(fā)工具ISE7.1

4.     Xilinx 嵌入式系統(tǒng)開發(fā)工具 EDK7.1

5.     TI DSP開發(fā)工具CCS3.1

6.   單片機(jī)開發(fā)工具Keil 7.02